noticias

TSMC acelera o A14 com rendimento próximo de 90% e coloca IA e smartphones na fila para 2028

*Próxima geração de fabricação promete chips até 15% mais rápidos ou 30% mais econômicos que os atuais projetos de 2 nanômetros.

Os primeiros resultados são fortes, mas o avanço do transistor não elimina os gargalos de custo, memória, encapsulamento e energia que cercam a inteligência artificial.*

A TSMC apresentou o sinal mais concreto até agora de que seu processo A14 não existe apenas em apresentações sobre o futuro. Durante a divulgação dos resultados financeiros do segundo trimestre de 2026, a empresa informou que um circuito experimental semelhante a um produto real alcançou resultados próximos de 90% tanto no desempenho dos dispositivos quanto no rendimento de uma memória SRAM de 256 megabits.

O fabricante também afirmou que novos projetos de clientes estão entrando na fase de implementação antes do cronograma inicialmente previsto.

Para uma tecnologia cuja produção em volume está marcada apenas para 2028, trata-se de um avanço relevante.

O A14 será a segunda geração de transistores nanosheet da TSMC e sucederá a família N2, que começou a entrar em produção comercial no fim de 2025. A empresa promete entre 10% e 15% mais velocidade mantendo o mesmo consumo, ou redução de 25% a 30% no gasto energético quando o desempenho é preservado. A densidade de chips deve crescer perto de 20%.

Esses números descrevem três caminhos diferentes para os futuros projetistas. Um processador poderá trabalhar mais rápido dentro do mesmo limite térmico, manter o desempenho consumindo menos energia ou colocar mais circuitos em uma área semelhante. Na prática, os fabricantes costumam misturar as três possibilidades, usando parte do ganho para elevar a velocidade, parte para reduzir o consumo e o restante para adicionar núcleos, cache, aceleradores ou interfaces.

O detalhe que merece atenção é menos fotogênico que a expressão “angstrom”, mas muito mais importante para a indústria: o processo parece estar aprendendo a fabricar chips funcionais com rapidez. Uma arquitetura brilhante que produz poucas unidades aproveitáveis por wafer pode ser tecnicamente sofisticada e comercialmente desastrosa. O verdadeiro produto de uma fundição não é o menor transistor possível. É a capacidade de reproduzi-lo milhões de vezes com desempenho previsível e defeitos controlados.

Quase 90% não significa que o A14 já está pronto

A palavra *yield*, normalmente traduzida como rendimento, indica a parcela de circuitos utilizáveis obtida durante a fabricação. Quanto maior o rendimento, menor tende a ser o custo efetivo de cada chip, porque menos áreas do wafer acabam descartadas ou rebaixadas para produtos inferiores.

A TSMC não afirmou que já consegue fabricar processadores completos de grande porte com 90% de aproveitamento. O resultado divulgado envolve um veículo interno semelhante a um produto e uma estrutura SRAM de 256 megabits. Memórias SRAM são usadas como referência porque possuem padrões repetitivos e conseguem revelar defeitos, variações e limitações de uma tecnologia de fabricação antes da chegada dos chips comerciais.

É uma diferença importante. Um acelerador de inteligência artificial pode reunir dezenas de bilhões de transistores, áreas analógicas, controladores, interfaces de alta velocidade e enormes blocos de cache. Quanto maior e mais complexo o circuito, maior a probabilidade de algum defeito atingir uma região crítica. Um excelente resultado em SRAM indica progresso, mas não elimina o trabalho necessário para fabricar CPUs, GPUs e aceleradores gigantes com rendimento economicamente aceitável.

Ainda assim, a atualização é positiva. A TSMC afirma que o desenvolvimento do A14 está avançando dentro ou à frente do planejamento, com produção de risco prevista para 2027 e fabricação em volume marcada para 2028. Produção de risco é a etapa em que a empresa começa a processar projetos mais próximos dos produtos finais, permitindo que clientes encontrem problemas antes da fabricação em grande escala.

É nesse período que promessas começam a perder a proteção dos slides e encontram as desagradáveis leis da física.

O que muda com a segunda geração de nanosheets

Durante muitos anos, os chips avançaram usando transistores FinFET, nos quais o canal assumia o formato de uma pequena aleta cercada parcialmente pela porta de controle. Essa estrutura permitiu melhorar o domínio elétrico sobre o transistor, mas começou a enfrentar limitações conforme as dimensões continuaram diminuindo.

Nos nanosheets, o canal é dividido em lâminas horizontais completamente envolvidas pela porta. Essa configuração oferece controle mais preciso sobre a passagem da corrente, reduz vazamentos e permite ajustar o comportamento do transistor conforme as necessidades de cada parte do circuito.

O A14 será a segunda geração dessa arquitetura dentro da TSMC.

A experiência obtida com o N2 deve permitir que a empresa refine dimensões, materiais, interconexões e bibliotecas utilizadas pelos projetistas. Isso ajuda a explicar por que o desenvolvimento aparenta avançar com menos dificuldades que a estreia inicial dos nanosheets.

A fabricante também pretende evoluir seu sistema NanoFlex para o NanoFlex Pro. A tecnologia permite combinar células de diferentes alturas dentro do mesmo projeto. Células maiores podem favorecer velocidade, enquanto versões menores priorizam densidade e consumo. O projetista ganha liberdade para gastar área e energia apenas nas regiões em que o desempenho realmente importa.

Essa flexibilidade é especialmente útil em chips modernos, que deixaram de ser blocos uniformes. Um único processador pode reunir núcleos de alto desempenho, núcleos econômicos, cache, aceleradores de IA, circuitos de segurança e unidades multimídia. Cada região possui exigências diferentes e não deveria ser fabricada como se todas executassem o mesmo trabalho.

IA e smartphones disputam o mesmo avanço por motivos diferentes

A TSMC afirma observar forte interesse tanto de clientes de smartphones quanto de inteligência artificial e computação de alto desempenho. A empresa não revelou nomes, produtos ou contratos, portanto não é possível afirmar quais fabricantes usarão o A14 primeiro.

Nos celulares, a redução de consumo pode ser mais valiosa que a velocidade máxima. Um chip capaz de manter desempenho consumindo até 30% menos energia abre espaço para maior autonomia, menos aquecimento e tarefas locais mais sofisticadas. Recursos generativos, processamento de fotografia, tradução e reconhecimento de voz poderão funcionar por mais tempo sem transformar o aparelho em um pequeno aquecedor de bolso.

Em servidores de IA, a lógica é diferente. Centros de dados já enfrentam limites de energia, refrigeração e disponibilidade de rede elétrica. Um acelerador mais eficiente permite instalar mais capacidade computacional dentro do mesmo prédio e do mesmo orçamento energético. Mesmo ganhos percentuais aparentemente modestos se tornam enormes quando multiplicados por milhares de chips operando continuamente.

O aumento de densidade também favorece a inclusão de mais unidades de cálculo ou memória interna. Cache adicional reduz a quantidade de vezes que o processador precisa buscar dados fora do chip, uma operação comparativamente lenta e cara em energia. Em cargas de inteligência artificial, porém, isso não elimina a dependência de memórias HBM externas, necessárias para alimentar aceleradores com grandes volumes de parâmetros.

O processo de fabricação melhora o motor, mas não alarga sozinho todas as estradas.

O interesse antecipado revela mais que entusiasmo técnico

A TSMC informou que novos *tap-outs* de clientes estão acontecendo antes do previsto. O termo descreve o momento em que um projeto é considerado suficientemente completo para ser enviado à fabricação. No passado, isso significava literalmente finalizar as fitas usadas para gerar as máscaras do chip; hoje o processo é digital, mas o nome sobreviveu com a teimosia habitual da indústria.

Um número crescente de projetos nessa fase sugere que empresas já estão comprometendo equipes e recursos com o A14. Desenvolver um chip avançado pode consumir anos e bilhões de dólares. Ninguém entra nesse processo apenas porque uma apresentação tinha gráficos convincentes.

Também existe uma questão estratégica. A procura antecipada permite que a TSMC planeje fábricas, equipamentos e capacidade de forma mais segura. A construção de uma instalação avançada leva anos, enquanto máquinas de litografia EUV possuem cadeia de produção limitada e custo elevadíssimo. Errar para baixo significa rejeitar clientes. Errar para cima cria uma fábrica bilionária com equipamentos parados.

A empresa calcula que desenvolver uma tecnologia como o A14, construir capacidade e elevar a produção comercial exige entre cinco e sete anos. O comentário serve para lembrar que o chip de 2028 já está sendo definido agora, com base em expectativas sobre mercados que ainda podem mudar radicalmente.

A IA tornou essa previsão ainda mais difícil. A demanda atual é enorme, mas ninguém sabe com precisão quais arquiteturas, modelos ou estratégias de inferência dominarão quando o A14 estiver disponível. A TSMC precisa construir para um futuro que seus próprios clientes ainda estão tentando inventar.

O A14 não resolverá sozinho os gargalos da IA

A redução dos transistores recebe a maior parte da atenção, mas aceleradores modernos dependem de uma cadeia muito mais ampla. Memória HBM, substratos, interposers, empilhamento tridimensional, testes e encapsulamento avançado tornaram-se tão importantes quanto o processo lógico.

Um chip A14 poderá ser rápido e eficiente, mas continuará limitado se não houver memória suficiente para alimentá-lo ou capacidade de encapsulamento para conectar seus componentes. A procura por tecnologias CoWoS da própria TSMC já mostrou que fabricar o silício principal é apenas parte da equação.

Projetos de IA também estão crescendo além do tamanho máximo que pode ser produzido como uma única peça. A saída é dividir o sistema em vários *chiplets* e conectá-los dentro de um encapsulamento avançado. Isso melhora o rendimento e permite combinar componentes fabricados em processos diferentes, mas transfere complexidade para as interconexões.

Nem toda parte precisa de A14. Núcleos de processamento podem aproveitar o processo mais avançado, enquanto controladores, interfaces e circuitos analógicos continuam em tecnologias mais maduras e baratas. A indústria está deixando de perseguir um chip monolítico perfeito e passando a montar pequenos condomínios de silício. Como em qualquer condomínio, a comunicação entre os blocos pode acabar sendo o problema mais caro.

Os primeiros clientes pagarão pela liderança

Processos de ponta não chegam baratos. Cada nova geração exige mais etapas de fabricação, máscaras complexas, equipamentos especializados e equipes capazes de projetar dentro de regras extremamente rigorosas. O custo de desenvolver um chip no A14 deverá limitar o acesso inicial a grandes empresas com produtos de alto valor.

Aceleradores de IA vendidos por dezenas de milhares de dólares conseguem absorver esse custo com maior facilidade. Smartphones premium também movimentam volumes suficientes para amortizar o investimento. Empresas menores podem permanecer no N2, N3 ou em processos maduros, não porque essas tecnologias tenham se tornado ruins, mas porque o ganho não justificará a conta.

Essa divisão pode aumentar a concentração no setor. Grandes fabricantes terão acesso prioritário às melhores bibliotecas, capacidade de produção e tecnologias de encapsulamento. Projetistas menores dependerão de versões anteriores ou precisarão compartilhar custos por meio de plataformas padronizadas.

A expressão “avanço de toda a indústria” merece, portanto, uma ressalva. O A14 avançará a fronteira tecnológica, mas sua primeira fronteira comercial será cercada por contratos, capacidade limitada e preços que provavelmente não aparecerão nas apresentações públicas.

A14 terá uma família própria

A TSMC já planeja extensões para o processo. O A13, previsto para 2029, deverá reduzir a área dos chips em mais de 6% e manter regras de projeto compatíveis com o A14. Isso permitirá que clientes migrem projetos com menos trabalho do que uma mudança completa de arquitetura normalmente exigiria.

No mesmo período, o A12 deverá incorporar a tecnologia Super Power Rail, que leva a alimentação elétrica para a parte traseira do wafer. Atualmente, sinais e energia precisam disputar espaço nas camadas metálicas acima dos transistores. Separar esses caminhos pode reduzir congestionamentos, melhorar a distribuição de energia e liberar área para interconexões de dados.

A ausência dessa alimentação traseira no A14 básico mostra uma escolha cuidadosa. A Intel adotou soluções semelhantes mais cedo em sua própria evolução tecnológica, enquanto a TSMC preferiu amadurecer primeiro a segunda geração de nanosheets e acrescentar a nova rede de energia em uma derivação posterior.

Não existe apenas uma maneira correta de reduzir transistores. Há uma sequência de riscos, e cada fabricante escolhe quantos pretende enfrentar simultaneamente.

A TSMC está construindo uma plataforma, não apenas um número menor

A empresa acredita que o A14 e suas derivações poderão formar uma família maior e mais duradoura que o próprio N2. Essa ambição revela uma mudança importante na indústria. Um processo moderno não é mais substituído rapidamente por uma única geração posterior. Ele se transforma em plataforma, recebe variações e permanece relevante para diferentes produtos durante vários anos.

O N3 já seguiu esse caminho com versões voltadas a desempenho, eficiência e custos distintos. O A14 deverá repetir a estratégia em escala mais avançada, permitindo que clientes escolham entre densidade, alimentação traseira, compatibilidade e maturidade.

Esse modelo também protege o investimento da TSMC. Uma fábrica precisa operar por muito tempo para pagar sua construção. Quanto mais clientes permanecerem dentro da mesma família tecnológica, mais previsível se torna a utilização dos equipamentos.

Para consumidores, o resultado não aparecerá imediatamente em forma de um celular “A14” ou de uma placa de vídeo identificada pelo processo. Os primeiros produtos só deverão surgir após a fabricação em volume de 2028, e empresas ainda precisarão concluir projeto, validação, encapsulamento e integração.

Até lá, os números divulgados pela TSMC devem ser tratados como metas e resultados de desenvolvimento, não como testes de processadores prontos. O rendimento próximo de 90% é um excelente sinal, mas não encerra a história. Chips comerciais possuem tamanhos, desenhos e dificuldades que um veículo experimental não reproduz completamente.

A diferença é que o A14 agora parece menos uma promessa distante e mais uma plataforma que começou a encontrar seus primeiros produtos. IA e smartphones já demonstram interesse porque ambos chegaram ao mesmo limite: precisam continuar avançando sem multiplicar indefinidamente o consumo de energia.

A TSMC acredita ter encontrado mais um degrau. Resta saber quanto ele custará, quem conseguirá subi-lo primeiro e se as redes elétricas terão a gentileza de acompanhar.

👉 Dúvida? Então veja mais em: [https://pixbugtech.com/linksuteis](https://pixbugtech.com/linksuteis)